Post : 14 Oktober 2013
By : ilhamgariansyah.blogspot.com
System Bus
System bus atau bus sistem, dalam arsitektur komputer merujuk pada bus yang digunakan oleh sistem komputer untuk menghubungkan semua komponennya dalam menjalankan tugasnya. Sebuah bus adalah sebutan untuk jalur di mana data dapat mengalir dalam komputer. Jalur-jalur ini digunakan untuk komunikasi dan dapat dibuat antara dua elemen atau lebih. Data atau program yang tersimpan dalam memori dapat diakses dan dieksekusi oleh CPU melalui perantara sistem bus.
Sebuah komputer memiliki beberapa bus, agar dapat berjalan. Banyaknya bus yang terdapat dalam sistem, tergantung dari arsitektur sistem komputer yang digunakan. Sebagai contoh, sebuah komputer PC dengan prosesor umumnya Intel Pentium 4 memiliki bus prosesor (Front-Side Bus), bus AGP, bus PCI, bus USB, bus ISA (yang digunakan oleh keyboard dan mouse), dan bus-bus lainnya.
Bus disusun secara hierarkis, karena setiap bus yang memiliki kecepatan rendah akan dihubungkan dengan bus yang memiliki kecepatan tinggi. Setiap perangkat di dalam sistem juga dihubungkan ke salah satu bus yang ada. Sebagai contoh, kartu grafis AGP akan dihubungkan ke bus AGP. Beberapa perangkat lainnya (utamanya chipset atau kontrolir) akan bertindak sebagai jembatan antara bus-bus yang berbeda. Sebagai contoh, sebuah kontrolir bus SCSI dapat mengubah sebuah bus menjadi bus SCSI, baik itu bus PCI atau bus PCI Express.
Berdasar jenis busnya, bus dapat dibedakan menjadi bus yang khusus menyalurkan data tertentu, contohnya paket data saja, atau alamat saja, jenis ini disebut dedicated bus. Namun apabila bus yang dilalui informasi yang berbeda baik data, alamat, dan sinyal kontrol dengan metode multipleks data maka bus ini disebut multiplexed bus. Kekurangan multiplexed bus adalah hanya memerlukan saluran sedikit sehingga menghemat tempat tapi kecepatan transfer data menurun dan diperlukan mekanisme yang komplek untuk mengurai data yang telah dimultipleks. Sedangkan untuk dedicated bus merupakan kebalikan dari multipexed bus.
1. Front Side Bus
Dalam prosesor multi-core , yang bus belakang sisi sering internal dengan front-side bus untuk komunikasi eksternal
Sebuah front-side bus (FSB) adalah antarmuka komunikasi komputer ( bus ) sering digunakan dalam komputer Intel-chip berbasis pada 1990-an dan 2000-an. Bersaing EV6 bus melayani fungsi yang sama untuk CPU AMD. Keduanya biasanya membawa data antara central processing unit (CPU) dan memory controller hub, yang dikenal sebagai Northbridge .Tergantung pada implementasi, beberapa komputer mungkin juga memiliki bus back-sisi yang menghubungkan CPU ke tembolok . Ini bus dan cache terhubung lebih cepat daripada mengakses memori sistem (atau RAM) melalui front-side bus. Kecepatan front side bus sering digunakan sebagai ukuran penting dari kinerja komputer. Arsitektur asli front-side bus telah digantikan oleh HyperTransport atau Intel QuickPath Interconnect volume CPU modern.
Sejarah
Istilah ini mulai digunakan oleh Intel Corporation tentang waktu Pentium Pro dan Pentium II produk diumumkan, pada 1990-an.
"Sisi depan" mengacu pada antarmuka eksternal dari prosesor ke seluruh sistem komputer, sebagai lawan ke sisi belakang, di mana bus belakang sisi menghubungkan cache (CPU dan berpotensi lainnya).Sebuah FSB banyak digunakan pada PC-terkait motherboard (termasuk komputer pribadi dan server), jarang dengan data dan alamat bus yang digunakan dalam embedded system dan komputer kecil serupa. Desain ini merupakan peningkatan kinerja selama satu bus sistem desain dari dekade-dekade sebelumnya, tapi kadang-kadang masih disebut "sistem bus".
Bus front-side biasanya menghubungkan CPU dan seluruh perangkat keras melalui chipset , Intel yang diimplementasikan sebagai Northbridge dan Southbridge
Bus lain seperti Peripheral Component Interconnect (PCI), Accelerated Graphics Pelabuhan (AGP), dan bus memori semua terhubung ke chipset agar data yang mengalir antara perangkat yang terhubung. Ini bus sistem sekunder biasanya dijalankan pada kecepatan yang berasal dari front-side bus clock, tapi tidak selalu disinkronisasi untuk itu.
Dalam menanggapi AMD 's Torrenza inisiatif, Intel membuka nya CPU socket FSB ke perangkat pihak ketiga.Sebelum pengumuman ini, dibuat pada musim semi 2007 di Intel Developer Forum di Beijing , Intel telah sangat dijaga ketat yang memiliki akses ke FSB , hanya mengizinkan prosesor Intel soket CPU. Contoh pertama adalah lapangan-programmable gate array (FPGA) co-prosesor, hasil kolaborasi antara Intel- Xilinx - Nallatech dan Intel- Altera -XtremeData (yang dikirim pada tahun 2008).
Kecepatan komponen terkait
CPU
frekuensi di mana prosesor (CPU) beroperasi ditentukan dengan menerapkan clock multiplier ke front-side bus (FSB) dengan kecepatan dalam beberapa kasus. Sebagai contoh, prosesor berjalan pada 3200 MHz mungkin menggunakan FSB 400 MHz. Ini berarti ada internal jam multiplier pengaturan (juga disebut bus / rasio inti) dari 8. Artinya, CPU diatur untuk berjalan pada 8 kali frekuensi front-side bus: 400 MHz × 8 = 3200 MHz. Kecepatan CPU yang berbeda dicapai dengan memvariasikan baik frekuensi FSB atau multiplier CPU.
Memori
Mengatur kecepatan FSB adalah terkait langsung dengan kelas kecepatan memori sistem harus digunakan. Bus memori menghubungkan Northbridge dan RAM, seperti front-side bus menghubungkan CPU dan Northbridge. Seringkali, kedua bus harus beroperasi pada frekuensi yang sama. Meningkatkan front-side bus dengan 450 MHz dalam banyak kasus juga berarti menjalankan memori pada 450 MHz.
Dalam sistem baru, adalah mungkin untuk melihat rasio memori "4:5" dan sejenisnya. Memori akan berjalan 5/4 kali lebih cepat sebagai FSB dalam situasi ini, berarti bus 400 MHz dapat berjalan dengan memori pada 500 MHz. Hal ini sering disebut sebagai 'asynchronous' sistem. Karena perbedaan dalam arsitektur CPU dan sistem, kinerja sistem secara keseluruhan dapat bervariasi dalam cara yang tak terduga dengan rasio FSB-to-memori yang berbeda.
Dalam gambar , suara , video yang , game , FPGA sintesis dan aplikasi ilmiah yang melakukan sejumlah kecil bekerja pada setiap elemen besar kumpulan data , kecepatan FSB menjadi masalah kinerja utama. Sebuah FSB lambat akan menyebabkan CPU untuk menghabiskan sejumlah besar waktu menunggu data tiba dari memori sistem . Namun, jika perhitungan yang melibatkan setiap elemen yang lebih kompleks, prosesor akan menghabiskan lagi melakukan ini, karena itu, FSB akan mampu mengejar ketertinggalan karena tingkat di mana memori diakses berkurang.
Bus Peripheral
Serupa dengan bus memori, PCI dan AGP bus juga dapat menjalankan asynchronously dari front-side bus. Dalam sistem lama, bus ini dioperasikan pada set bagian dari frekuensi front-side bus. Fraksi ini didirikan oleh BIOS . Dalam sistem yang lebih baru, PCI, AGP, dan PCI Express bus perifer sering menerima mereka sendirisinyal clock , yang menghilangkan ketergantungan mereka pada front-side bus untuk waktu.
Overclocking
Overclockingdiatur untuk berjalan, dan, bila perlu, mengubah tegangan dikirim ke komponen untuk memungkinkan untuk beroperasi pada frekuensi yang lebih tinggi lebih stabil .
Banyak motherboard memungkinkan pengguna untuk secara manual mengatur clock multiplier dan pengaturan FSB dengan mengubah jumper atau pengaturan BIOS. Hampir semua produsen CPU sekarang "mengunci" pengaturan multiplier telah ditetapkan ke dalam chip. Hal ini dimungkinkan untuk membuka beberapa CPU terkunci, misalnya, beberapa AMD Athlon prosesor dapat dibuka dengan menghubungkan kontak listrik di seluruh titik pada permukaan CPU. Beberapa prosesor lainnya dari AMD dan Intel akan dibuka dari pabrik dan diberi label sebagai "antusias-kelas" prosesor dengan pengguna akhir dan pengecer karena fitur ini. Untuk semua prosesor, meningkatkan kecepatan FSB dapat dilakukan untuk meningkatkan kecepatan pemrosesan dengan mengurangi latency antara CPU dan Northbridge.
Praktek ini mendorong komponen luar spesifikasi mereka dan dapat menyebabkan perilaku tak menentu, gagal overheating atau prematur. Bahkan jika komputer tampak berjalan normal, masalah mungkin muncul di bawah beban berat. Kebanyakan PC yang dibeli dari pengecer atau produsen, seperti Hewlett-Packard atau Dell , tidak memungkinkan pengguna untuk mengubah multiplier atau FSB setting karena kemungkinan perilaku yang tidak menentu atau kegagalan. Motherboard dibeli secara terpisah untuk membangun sebuah mesin kustom lebih mungkin untuk memungkinkan pengguna untuk mengedit multiplier dan pengaturan FSB di BIOS PC.
Evolusi
front-side bus memiliki keuntungan dari fleksibilitas yang tinggi dan biaya rendah ketika pertama kali dirancang. Sederhana multiprocessors simetris menempatkan sejumlah CPU pada FSB bersama, meskipun kinerja tidak bisa skala linear karena bandwidth kemacetan .
The front-side bus yang digunakan dalam semua Intel Atom , Celeron , Pentium , Core 2 , dan Xeon model prosesor melalui sekitar 2008. Awalnya, bus ini adalah titik yang menghubungkan pusat untuk semua perangkat sistem dan CPU.
Potensi CPU yang lebih cepat terbuang jika tidak dapat mengambil instruksi dan data secepat bisa mengeksekusi mereka. CPU dapat menghabiskan waktu yang signifikan menganggur sambil menunggu untuk membaca atau menulis data dalam memori utama, dan karena itu prosesor kinerja tinggi membutuhkan bandwidth tinggi dan latency rendah akses ke memori. The front-side bus dikritik oleh AMD sebagai teknologi lama dan lambat yang membatasi kinerja sistem.
Desain yang lebih modern menggunakan koneksi point-to-point seperti AMD HyperTransport dan Intel QuickPath Interconnect (QPI). Implementasi tersebut menghapus tradisional Northbridgeyang mendukung link langsung dari CPU ke southbridge atau I / O controller.
Dalam arsitektur tradisional, front-side bus menjabat sebagai data link langsung antara CPU dan semua perangkat lain dalam sistem, termasuk memori utama. Dalam HyperTransport-dan QPI berbasis sistem, sistem memori diakses secara independen dengan cara kontroler memori terintegrasi ke CPU, meninggalkan bandwidth pada HyperTransport atau QPI link untuk kegunaan lain.Hal ini meningkatkan kompleksitas desain CPU tapi menawarkan throughput yang lebih besar serta skala unggul dalam sistem multiprosesor.
Kecepatan transfer
Bandwidth atau throughput teoritis maksimum front-side bus ditentukan oleh produk dari lebar jalur data, yang frekuensi clock (siklus per detik) dan jumlah transfer data itu melakukan per clock cycle. Misalnya, 64 - bit (8 - byte ) FSB operasional yang luas pada frekuensi 100 MHz yang melakukan 4 transfer per siklus memiliki bandwidth 3200 megabyte per detik (MB / s):
8 B × 100 MHz × 4/cycle = 3200 MB / s
Jumlah transfer per clock cycle tergantung pada teknologi yang digunakan. Misalnya, GTL + 1 melakukan pengalihan / siklus, EV6 2 transfer / siklus, dan AGTL + 4 transfer / siklus. Intel menyebut teknik empat transfer per siklus Quad Pumping .
Banyak produsen mempublikasikan frekuensi front-side bus dalam MHz, namun materi pemasaran sering daftar teoritis tingkat sinyal yang efektif (yang biasa disebut megatransfers per detik atau MT / s). Sebagai contoh, jika sebuah motherboard (atau prosesor) memiliki bus yang ditetapkan pada 200 MHz dan melakukan 4 transfer per siklus clock, FSB dinilai pada 800 MT / s. Bandwidth dari front-side bus ditentukan oleh jumlah transfer dilakukan setiap siklus clock, frekuensi clock, dan jumlah bit dalam setiap transmisi.
Spesifikasi beberapa generasi prosesor populer ditunjukkan di bawah ini.
Prosesor Intel
Prosesor AMD
2. Direct Media Interface
Direct Media Interface (DMI) adalah hubungan antara northbridge dan southbridge yang pada komputer motherboard . Ini pertama kali digunakan antara chipset 9xx dan ICH6 , dirilis pada tahun 2004. Chipset sebelumnya telah menggunakan Hub Antarmuka untuk melakukan fungsi yang sama. Chipset Server menggunakan antarmuka serupa yang disebut Perusahaan Southbridge Interface (ESI).
DMI banyak karakteristik dengan PCI-E , menggunakan beberapa jalur dan diferensial sinyal untuk membentuk link point-to-point. Kebanyakan implementasi menggunakan × 4 link, sementara beberapa sistem mobile (misalnya 915GMS, 945GMS/GSE/GU dan Atom N450) menggunakan 2 × tautan, mengurangi separuh bandwidth. Pelaksanaan asli menyediakan 10 Gbit / s setiap arah (menggunakan × 4 link).
Sementara antarmuka telah disebut DMI sejak ICH6, Intel menentukan kombinasi spesifik dari perangkat yang interwork, sehingga kehadiran antarmuka DMI sendiri tidak menjamin bahwa Northbridge tertentu kompatibel dengan southbridge tertentu.
DMI 2.0
DMI 2.0 diperkenalkan pada tahun 2011 dua kali lipat kecepatan transfer hingga 20 Gb / s dengan × 4 link. Hal ini digunakan untuk menghubungkan Intel CPU dengan Intel platform Controller Hub (yang menggantikan Northbridge / Southbridge implementasi bersejarah).
Protokol
Jika kesalahan tidak terpulihkan terjadi pada bus I / O, Sistem Error message (SERR DMI msg) akan dikirim melalui DMI.
Implementasi
Perangkat Northbridge berikut mendukung Northbridge DMI:
Intel 915-series
Intel 925-series
Intel 945-series
Intel 955-series
Intel 965-series
Intel 975-series
Intel G31/33
Intel P35
Intel X38
Intel X48
Intel P45
Intel X58
Prosesor berikut mendukung Northbridge DMI dan karena itu tidak menggunakan northbridge terpisah:
Intel Atom
Intel Core i3
Intel Core i5
Intel Core i7 8xx, 7xx dan 6xx, tapi tidak 9xx
Prosesor berikut mendukung Northbridge DMI 2.0 dan karena itu tidak menggunakan northbridge terpisah:
Intel Core i3 2000, seri 3000
Intel Core i5 2000, seri 3000
Intel Core i7 2000, seri 3000
Perangkat southbridge berikut mendukung southbridge DMI:
ICH6
ICH7
ICH8
ICH9
ICH10
NM10
Intel P55
Intel H55
Intel H57
Intel Q57
Intel PM55
Intel HM55
Intel HM57
Intel QM57
Intel QS57
Perangkat southbridge berikut mendukung PCH DMI 2.0:
Intel Z68
Intel P67
Intel H67
Intel H61
Intel Q67
Intel Q65
Intel B65
Intel HM65
Intel HM67
Intel QM67
Intel QS67
Intel Z77
Intel Z75
Intel H77
Intel Q77
Intel Q75
Intel B75
Intel X79
Intel HM75
Intel HM76
Intel HM77
Intel UM77
Intel QM77
Intel QS77
Intel Z87
Intel H87
Intel H81
Intel Q87
Intel Q85
Intel B85
Intel QuickPath Interconnect
Intel QuickPath Interconnect (QPI)adalah point-to-point prosesor interkoneksi yang dikembangkan oleh Intel yang menggantikan front-side bus (FSB) di Xeon , Itanium , dan platform desktop tertentu sejak tahun 2008. Sebelum pengumuman nama itu, Intel menyebutnya sebagai umum System Interface (CSI).inkarnasi sebelumnya dikenal sebagai Protokol Namun lain (YAP) dan YAP +.
Latar Belakang
Meskipun kadang-kadang disebut "bus", QPI adalah point-to-point interkoneksi. Hal ini dirancang untuk bersaing dengan HyperTransport yang telah digunakan oleh Advanced Micro Devices (AMD) sejak sekitar tahun 2003.Intel QPI dikembangkan di perusahaan Massachusetts Microprocessor Design Center (MMDC) oleh anggota apa yang telah menjadi Alpha Development Group , yang Intel telah mengakuisisi dari Compaq dan HP dan pada gilirannya awalnya berasal dari Digital Equipment Corporation (DEC).pengembangannya telah dilaporkan pada awal 2004.
Intel pertama dikirim untuk prosesor desktop pada bulan November 2008 pada Intel Core i7-9xx dan X58 chipset . Film ini dirilis pada Xeon prosesor dengan nama kode Nehalem pada Maret 2009 dan prosesor Itanium pada bulan Februari 2010 (kode bernama Tukwila).
Implementasi
QPI adalah elemen dari arsitektur sistem yang Intel menyebut arsitektur QuickPath yang mengimplementasikan apa yang Intel menyebut teknologi QuickPath.Dalam bentuk yang paling sederhana pada motherboard prosesor tunggal, seorang QPI tunggal digunakan untuk menghubungkan prosesor ke IO Hub (misalnya, untuk menghubungkan Intel Core i7 ke X58 ). Dalam kasus yang lebih kompleks arsitektur, terpisah pasang Link QPI menghubungkan satu atau lebih prosesor dan satu atau lebih hub IO atau routing hub dalam jaringan pada motherboard, yang memungkinkan semua komponen untuk mengakses komponen lain melalui jaringan. Seperti dengan HyperTransport, Arsitektur QuickPath mengasumsikan bahwa prosesor akan memiliki terintegrasi kontroler memori , dan memungkinkan akses memori non-seragam (NUMA) arsitektur.
Setiap QPI terdiri dari dua 20-lane point-to-point link data, satu di setiap arah ( full duplex ), dengan sepasang clock yang terpisah di setiap arah, untuk total 42 sinyal. Setiap sinyal adalah pasangan diferensial , sehingga jumlah total pin adalah 84. 20 jalur data yang dibagi ke empat "kuadran" dari 5 jalur masing-masing. Unit dasar transfer adalah 80-bit "melayang", yang ditransfer dalam dua siklus clock (empat 20 bit transfer, dua per jam.) 80-bit "melayang" memiliki 8 bit untuk deteksi error, 8 bit untuk " link-layer header, "dan 64 bit untuk" data ". QPI bandwidth diiklankan dengan menghitung transfer 64 bit (8 byte) data setiap dua siklus jam di setiap arah.
Meskipun implementasi awal menggunakan satu link empat kuadran, spesifikasi QPI memungkinkan implementasi lain. Setiap kuadran dapat digunakan secara terpisah. Pada server keandalan tinggi, link QPI dapat beroperasi dalam mode degradasi. Jika satu atau lebih dari 20 +1 sinyal gagal, antarmuka akan beroperasi menggunakan 10 +1 atau bahkan 5 +1 sinyal yang tersisa, bahkan pemindahan jam untuk sinyal data jika jam gagal.
Pelaksanaan Nehalem awal menggunakan antarmuka empat kuadran penuh untuk mencapai 25,6 GB / s, yang menyediakan persis dua kali lipat bandwidth teoritis Intel 1600 MHz FSB digunakan dalam chipset X48.
Meskipun beberapa prosesor Core i7 menggunakan QPI, dekstop Nehalem lainnya dan prosesor mobile (misalnya Core I3, Core i5, dan Core i7 lainnya) tidak-setidaknya dalam mode eksternal diakses. Prosesor ini tidak dapat berpartisipasi dalam sistem multiprosesor. Sebaliknya, mereka langsung menerapkan DMI dan PCI-e interface, menghindarkan kebutuhan untuk " northbridge "perangkat atau bus prosesor dari jenis apa pun.
Spesifikasi Frekuensi
QPI beroperasi pada tingkat clock 2,4 GHz, 2.93 GHz, 3,2 GHz, 4,0 GHz atau (frekuensi 4,0 GHz diperkenalkan dengan platform Sandy Bridge-E/EP). Clock rate untuk link tertentu tergantung pada kemampuan komponen pada setiap akhir link dan karakteristik sinyal dari jalur sinyal pada papan sirkuit tercetak. Non-ekstrim Inti i7 9xx dibatasi untuk frekuensi 2,4 GHz pada referensi jam saham. Bit transfer terjadi pada kedua naik dan tepi jatuh dari jam, sehingga transfer rate dua kali lipat clock rate.
Intel menggambarkan throughput data (dalam GB / s) dengan menghitung hanya 64-bit data payload di setiap 80-bit "melayang". Namun, Intel kemudian menggandakan hasilnya karena searah mengirim dan menerima pasangan link dapat aktif bersamaan. Dengan demikian, Intel menggambarkan 20-lane link QPI pasangan (mengirim dan menerima) dengan clock 3,2 GHz sebagai memiliki data rate sebesar 25,6 GB / s. Tingkat clock 2,4 GHz menghasilkan data rate 19,2 GB / s. Secara umum, menurut definisi ini-link dua 20-jalur QPI transfer delapan byte per siklus clock, empat di setiap arah.
Tingkat dihitung sebagai berikut:
3,2 GHz
× 2 bit / Hz (laju data ganda)
× 20 (QPI lebar link)
× (64/80) (data bit / bit melayang)
× 2 (searah mengirim dan menerima beroperasi secara bersamaan)
÷ 8 (bit / byte)
= 25,6 GB / s
Protokol lapisan
QPI ditentukan sebagai arsitektur lima lapisan, dengan terpisah fisik, link, routing, transportasi, dan lapisan protokol. [1] Dalam perangkat dimaksudkan hanya untuk penggunaan QPI point-to-point tanpa forwarding, seperti Core i7-9xx dan prosesor Xeon DP, lapisan transport tidak hadir dan lapisan routing minimal.
Lapisan fisik
Lapisan fisik terdiri dari kabel aktual dan pemancar dan penerima diferensial, ditambah logika tingkat terendah yang mentransmisikan dan menerima unit-layer fisik. Fisik-layer Unit adalah 20-bit "Phit." Lapisan fisik mengirimkan 20-bit "Phit" menggunakan jam tepi tunggal pada 20 jalur ketika semua 20 jalur yang tersedia, atau 10 atau 5 jalur ketika QPI ulang karena kegagalan. Perhatikan bahwa selain sinyal data, sinyal clock diteruskan dari pemancar ke penerima (yang menyederhanakan pemulihan jam dengan mengorbankan pin tambahan).
Link layer
link layer bertanggung jawab untuk mengirim dan menerima flits 80-bit. Setiap melayang dikirim ke lapisan fisik empat phits 20-bit. Setiap melayang berisi CRC 8-bit yang dihasilkan oleh lapisan link pemancar dan muatan 72-bit. Jika link lapisan penerima mendeteksi kesalahan CRC, penerima memberitahu pemancar melalui melayang pada return link dari pasangan dan pemancar mengirim ulang melayang tersebut. The link layer menerapkan kontrol aliran menggunakan kredit / debit skema untuk mencegah buffer penerima dari meluap. The link layer mendukung enam kelas yang berbeda dari pesan untuk memungkinkan lapisan yang lebih tinggi untuk membedakan flits data dari pesan non-data yang terutama untuk pemeliharaan koherensi cache. Dalam implementasi kompleks arsitektur QuickPath, link layer dapat dikonfigurasi untuk mempertahankan aliran terpisah dan kontrol aliran untuk kelas yang berbeda. Hal ini tidak jelas apakah ini diperlukan atau diterapkan untuk implementasi-prosesor tunggal dan dual-prosesor.
Routing lapisan
Routing Lapisan mengirimkan unit 72-bit yang terdiri dari header 8-bit dan 64-bit payload. Header berisi tujuan dan jenis pesan. Ketika lapisan routing yang menerima unit, mengkaji tabel routing untuk menentukan apakah unit telah mencapai tujuannya. Jika demikian itu disampaikan ke lapisan berikutnya yang lebih tinggi. Jika tidak, ia akan dikirim pada outbond QPI benar. Pada perangkat dengan hanya satu QPI, lapisan routing minimal. Untuk implementasi yang lebih kompleks, tabel routing lapisan routing yang adalah lebih kompleks, dan dimodifikasi secara dinamis untuk menghindari gagal QPI link.
Lapisan Transport
Lapisan transport tidak diperlukan dan tidak hadir dalam perangkat yang ditujukan untuk hanya koneksi point-to-point. Ini termasuk Core i7. Lapisan transport mengirim dan menerima data melalui jaringan QPI dari rekan-rekan pada perangkat lain yang mungkin tidak terhubung langsung (yaitu, data yang mungkin telah disalurkan melalui perangkat intervensi.) Lapisan transport memverifikasi bahwa data selesai, dan jika tidak, itu permintaan pengiriman ulang dari rekan-nya.
Protokol lapisan
Lapisan protokol mengirimkan dan menerima paket atas nama perangkat. Sebuah paket khas adalah cache memori baris. Lapisan protokol juga berpartisipasi dalam cache pemeliharaan koherensi dengan mengirim dan menerima pesan koherensi cache.
Pustaka : wiki.org
10:52:00 AM
Unknown
Posted in: Software
.jpg)
.jpg)
.jpg)
